डीडीआर3 एसडीआरएएम उच्च गति संचालन प्राप्त करने के लिए एक दोहरी डेटा दर वास्तुकला का उपयोग करता है।
I/O पिन्स पर प्रति घड़ी चक्र दो डेटा शब्दों को स्थानांतरित करने के लिए डिज़ाइन किए गए एक इंटरफेस के साथ 8n-prefetch आर्किटेक्चर।
DDR3 SDRAM के लिए एक एकल पढ़ने या लिखने के संचालन में प्रभावी रूप से एक एकल 8n-बिट चौड़ाई, चार घंटे चक्र डेटा हस्तांतरण शामिल है
आंतरिक DRAM कोर पर और आठ संबंधित n-बिट चौड़ाई, एक आधे घंटे चक्र डेटा I/O पिन पर हस्तांतरण.
डीडीआर3 एसडीआरएएम इनपुट पर डेटा कैप्चर में उपयोग के लिए डेटा के साथ अंतर डेटा स्ट्रोब (डीक्यूएस, डीक्यूएस #) बाहरी रूप से प्रेषित किया जाता है
DQS WRITE के लिए डेटा के साथ केंद्र-संरेखित है।
एक संदेश छोड़ें
आपका संदेश 20-3,000 अक्षरों के बीच होना चाहिए!
कृपया अपनी ईमेल देखें!
प्रस्तुत
अधिक जानकारी बेहतर संचार की सुविधा देती है।
श्री।
- श्री।
- श्रीमती।
ठीक
सफलतापूर्वक जमा!
ठीक
एक संदेश छोड़ें
आपका संदेश 20-3,000 अक्षरों के बीच होना चाहिए!
कृपया अपनी ईमेल देखें!
प्रस्तुत